A 2D-DCT Processor Using One-Time-Programmed Floating-Gate Transistor Array for Processing-in-Sensor Architecture

doi:10.1109/tvlsi.2026.3718721

A 2D-DCT Processor Using One-Time-Programmed Floating-Gate Transistor Array for Processing-in-Sensor Architecture

2026-08-26

0

PRE

AI

DOI：10.1109/tvlsi.2026.3718721

原文链接

原文求助

摘要

En 中文

资源受限智能视觉物联网（IoT）边缘设备的广泛应用推动了对低功耗、高保真图像压缩解决方案的迫切需求。传统的离传感器压缩方法会导致显著的量化能耗开销、数字内存负担和数据变换延迟。为解决此问题，本文提出了一种适用于传感器内处理（PIS）架构的二维离散余弦变换（2D-DCT）处理器，利用一次性编程（OTP）浮栅晶体管（FGT）阵列作为DCT计算单元（CU）。所提出的2D-DCT处理器允许在数字化之前对图像数据进行压缩，显著降低了模数转换器（ADC）的量化开销和数字数据传输的带宽。原型芯片采用65 nm闪存工艺制造。将所提出的2D-DCT处理器与一个 $32\times 32$ 模拟图像传感器阵列集成，构建PIS系统进行评估。压缩结果显示，峰值信噪比（PSNR）范围为29.52至32.14 dB，结构相似性指数（SSIM）范围为0.934至0.973，在 $8\times $ 压缩比（CR）下PSNR超过24.3 dB，表明高图像压缩质量。所构建的PIS系统实现了最大处理帧率398 fps，2D-DCT处理器功耗为 $7.06~\mu $ W，能量效率达到17.32 pJ/像素。

Keyword:

Compressive sensing (CS)

discrete cosine transform (DCT)

floating-gate transistor (FGT)

one-time-programmed (OTP)

processing-in-sensor (PIS)

A 2D-DCT Processor Using One-Time-Programmed Floating-Gate Transistor Array for Processing-in-Sensor Architecture

摘要

期刊

机构

引用论文