.png){kind=icon}
返回
A Data-Driven Dynamic Execution Orchestration Architecture
.png){kind=icon}
PRE
AI
DOI：10.1145/3760250.3762226.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
领域专用加速器通过制造时编排的数据通路在目标工作负载上实现卓越性能。然而，此类专用架构在接触新内核或非规则输入模式时通常表现出性能脆弱性。相比之下，FPGA、CGRAs和GPU等可编程架构依赖编译时编排以支持更广泛的应用；但在非规则或稀疏数据下效率通常较低。推动可编程架构的边界需要设计能够在与专用加速器相当的效率和性能上实现设计，同时保留通用架构的敏捷性。我们介绍了Canon，一种并行架构，弥合了专用与通用架构之间的差距。Canon通过其创新设计利用数据级和指令级并行性。首先，它采用一种新颖的动态数据驱动编排机制，使用可编程有限状态机（FSMs）。这些FSMs在编译时编程以编码每状态的高层数据流，并在运行时将传入的元信息（如稀疏坐标）转换为控制指令。其次，Canon引入了一种时间流逝的SIMD执行，其中指令在多个周期内跨越处理元素的一行发出，创建错开流水线执行。这些创新摊销了控制开销，允许动态指令变化，同时构建一个持续演变的数据流以最大化并行性。实验评估表明，Canon在多样化的数据无关和数据驱动内核上实现高性能，同时达到与专用加速器相当的效率，并保留通用架构的灵活性。
Keyword:
Dataflow Architectures
Sparse Accelerators
期刊
机构
引用论文
.png){kind=icon}
SIGMA: A Sparse and Irregular GEMM Accelerator with Flexible Interconnects for DNN TrainingSIGMA: 具有灵活互连的稀疏和不规则GEMM加速器，用于DNN训练
PREAI
分享收藏PolyGraph: Exposing the Value of Flexibility for Graph Processing AcceleratorsPolyGraph：揭示图处理加速器灵活性的价值
PREAI
分享收藏
查看更多内容