.png){kind=icon}
返回
A fully integrated analogue closed-loop in-memory computing accelerator based on static random-access memory
.png){kind=icon}
PRE
AI
DOI：10.1038/s41928-025-01549-1.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
内存计算将存储器和计算单元整合到单一处理单元中，消除了传统系统中内存与计算单元之间数据传输所带来的能耗和延迟开销。当采用存储器器件的交叉阵列实现时，该技术可用于加速矩阵-向量乘法和逆矩阵-向量乘法等底层、数据密集型代数运算。然而，尽管矩阵-向量乘法近期已被证实可行，但逆矩阵-向量乘法因电路实现复杂度增加而面临额外挑战。本文报道了一种基于静态随机存取存储器的全集成模拟闭环内存计算加速器，用于逆矩阵-向量乘法，芯片采用90纳米互补金属氧化物半导体工艺制造。其特点是包含两个64×64存储阵列，并通过片上运算放大器、数模转换器和模数转换器构成模拟反馈环路。实验结果表明，该芯片可通过递归分块求逆求解微分方程组的解，也可用于探空火箭轨迹跟踪（卡尔曼滤波）和机器人手臂逆运动学加速。其结果精度与在同等集成电路精度下工作的全数字系统基本一致，在延迟、能耗和面积消耗方面具有优势。一种通过全集成芯片与片上混合信号电路实现的闭环内存计算加速器，可用于解决多种逆矩阵-向量问题。
Keyword:
in-memory computing
inverse matrix–vector multiplication
static random-access memory
closed-loop accelerator
mixed-signal circuits
期刊
IF:
40.9
论文数:
1.7K
被引数:
2.1W
机构
引用论文
.png){kind=icon}
分享收藏A 65-nm 55.8-TOPS/W Compact 2T eDRAM-Based Compute-in-Memory Macro With Linear Calibration65-nm工艺、55.8-TOPS/W能效比的紧凑型2T eDRAM基存内计算宏单元，并带有线性校准功能
PREAI
分享收藏
分享收藏分享收藏
查看更多内容