A Low-Power, High-Throughput Multimode FFT Processor Incorporating the ASPC Algorithm

Kuang-Hao Lin

doi:10.1109/TVLSI.2026.3688149

A Low-Power, High-Throughput Multimode FFT Processor Incorporating the ASPC Algorithm

2026-05-08

0

PRE

AI

DOI：10.1109/TVLSI.2026.3688149

原文链接

原文求助

摘要

En 中文

在数字信号处理（DSP）中，快速傅里叶变换（FFT）作为将信号从时域转换到频域的核心算法，被广泛应用于通信系统、生物医学信号处理和人工智能（AI）等领域。然而，随着应用需求的日益多样化，FFT处理器设计不仅需要支持多种计算长度，还必须在计算速度、功耗和硬件资源利用率之间实现最佳平衡。本文提出了一种面向现场可编程门阵列（FPGA）和应用特定集成电路（ASIC）平台的低功耗、高吞吐量FFT处理器，支持16/32/64/128/256点FFT计算。该处理器采用了提出的自适应级参数配置（ASPC）算法，能够根据特定应用需求和资源限制实现快速硬件重构和计算模块的动态激活。此外，设计集成了坐标旋转数字计算机（CORDIC）和时钟门控技术，以进一步减少乘法器使用和整体功耗。实验结果表明，对于256点计算，所提出的FFT处理器在FPGA流中仅需14 040个查找表（LUT）和27 566个触发器（FF），完全避免了昂贵DSP资源的使用。在ASIC流中，处理器的面积归一化吞吐量为1.70 GS/s，每单位能量完成35.25次FFT。与现有研究相比，所提出的FFT处理器在吞吐量上实现了高达51.78%的提升，能量效率提升5%，同时达到49.26 dB的信噪比（SQNR），表明其具有更优的综合性能和设计质量。

Keyword:

Adaptive stage parameter configuration (ASPC)

coordinate rotation digital computer (CORDIC)

fast Fourier transform (FFT)

pipelined architecture

signal-to-quantization noise ratio (SQNR)

A Low-Power, High-Throughput Multimode FFT Processor Incorporating the ASPC Algorithm

摘要

期刊

机构