arrow
返回

A Memory-Efficient Depthwise Separable Convolution Accelerator Using Run-Length Coding

delete2026-09-02
delete0
delete
OA
AI
J
Jaeseong Kim
T
Taehong Min
C
Chaebin Lee
D
Dayoung Lee
S
Seung Eun Lee *
DOI:10.3390/electronics15173762delete
delete原文链接
delete原文求助
delete分享
delete收藏
摘要

摘要

En 中文
在边缘设备上,卷积神经网络(CNN)推理主要受限于内存带宽,这是由于特征图和参数的频繁内存访问所致。为解决此挑战,我们提出了一种针对深度可分离卷积的内存高效硬件加速器,以最小化片外内存流量和参数存储。所提出的架构采用了三项关键技术:(1)一种64位游程编码(RLC)包压缩,利用ReLU后的特征图稀疏性;(2)一种混合精度方案,以不同精度表示特征图和权重;(3)分离的深度卷积和点卷积单元。具体而言,特征图以RLC压缩形式传输,减少了与主机交换的数据量。压缩数据按行解码,因此片上缓冲区仅保留计算所需的行而非完整特征图。在ImageNet软件仿真中,混合精度方案在Top-1准确率降低6.24个百分点(pp)的代价下,将参数存储减少了49.22%,而RLC在深层中最多减少了56.07%的数据。在Xilinx ZCU-104 FPGA上实现后,所提出的加速器以较少的逻辑资源和片上内存执行深度可分离卷积,证实其适用于资源受限的边缘设备。
Keyword:
hardware accelerator
run-length coding (RLC)
depthwise separable convolution (DSC)
mixed-precision
edge AI

期刊

Electronics 封面图
Electronics
IF:
2.6
论文数:
1.1W
被引数:
4.7W

机构

S
seoul national university of science and technology
学者数:
589
论文数: 273
被引数: 0
引用论文

引用论文

Accelerating Strawberry Ripeness Classification Using a Convolution-Based Feature Extractor along with an Edge AI Processor
err2024-01-13
err0
errOAAI
errJoungmin Park; Jinyoung Shin; Raehyeong Kim; Seongmo An; Sangho Lee; Jinyeol Kim; Jongwon Oh; Youngwoo Jeong; Soohee Kim; Yue Ri Jeong; Seung Eun Lee
err分享
err收藏
err分享
err收藏
A High-Performance CNN Processor Based on FPGA for MobileNets
err2019-09-01
err0
PREAI
errDi Wu; Yu Zhang; Xijie Jia; Lu Tian; Tianping Li; Lingzhi Sui; Dongliang Xie; Yi Shan
err分享
err收藏
学者 查看更多内容