返回
A Noise-Based CMOS Probabilistic Bit for Combinatorial Optimization Problems
DOI:10.3390/electronics15122510.png)
摘要
En 中文
组合优化问题(COPs)对传统计算机具有挑战性,因为其解空间呈指数增长。为减少穷举搜索负担,硬件方法已探索能量景观的随机遍历,包括量子退火机、CMOS伊辛求解器和概率计算系统。然而,量子退火机需要低温运行,而CMOS伊辛求解器通常依赖伪随机比特流或共享随机脉冲。具有物理随机源的CMOS兼容概率位(p-bit)对可扩展优化硬件具有吸引力。我们提出了一种CMOS p-bit,其通过晶体管器件噪声生成随机状态。该p-bit结合了晶体管噪声随机源、相关双采样电路、校准比较器和5位概率控制器,用于将局域场输入转换为可数字调节的输出概率。由于随机源位于每个p-bit内部,无需PRNG状态或种子分配,因此每个p-bit的局域随机源电路在p-bit数量增加时无需增大,而系统级扩展仍由p-bit数量、加权和逻辑以及互连决定。采用180 nm CMOS工艺制作的原型p-bit芯片展示了32级输出概率控制,通过NIST统计测试套件,并在1.8 V供电下实现50 MHz更新速率和6.95 pJ/bit能耗(50%输出概率)。与基于FPGA的加权和逻辑接口后,该原型概率电路演示了使用钳位门网络的布尔可逆操作,并执行整数分解。
Keyword:
CMOS
combinatorial optimization problem (COP)
probabilistic computing
probabilistic bit
invertible Boolean operation
integer factorization
Ising model
期刊
IF:
2.6
论文数:
1.0W
被引数:
4.7W
机构
引用论文
FlexSpin: A CMOS Ising Machine With 256 Flexible Spin Processing Elements With 8-b Coefficients for Solving Combinatorial Optimization ProblemsFlexSpin:一种具有256个灵活自旋处理单元和8位系数的CMOS伊辛机,用于解决组合优化问题
Logically synthesized and hardware-accelerated restricted Boltzmann machines for combinatorial optimization and integer factorization
NATURE ELECTRONICS
IF40.9

