.png){kind=icon}
返回
A Novel Bit-Adjustable Column-Parallel ADC for Scalable Emerging Computing Systems
.png){kind=icon}
PRE
AI
DOI：10.1109/TCSII.2025.3606496.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
本简要介绍了一种位可调列平行的模数转换器（ADC），作为可扩展新兴计算系统的核心组件，例如存储器内计算（CIM）和光计算架构。提出了一种共享多参考电压辅助技术，以减少面积开销并增强共享电压驱动能力，以支持大规模ADC阵列。量化精度可从2位调整至8位，以适应不同精度要求的计算架构。此外，位可调策略旨在降低比较器的功耗。ADC阵列采用TSMC 28nm CMOS工艺制造。所提出的列平行ADC在100MS/s采样频率和8位量化精度下工作时，功耗为332μW。通过采用共享多参考电压辅助技术，与传统逐次逼近寄存器（SAR）ADC相比，面积开销降低了58%。当量化精度从8位降至2位时，功耗降低了59.1%。测量结果表明，该ADC实现了7.06的有效位数（ENOB）和24.8 fJ/conv的Walden优值（FoMw）。
Keyword:
Scalable emerging computing systems
analog-to-digital converter (ADC)
multi-reference voltage assist technique
wide input range comparator
期刊
I
IF:
0
论文数:
153
被引数:
0
机构
引用论文
暂无论文信息