.png){kind=icon}
返回
A Time-Constrained Programmable Pattern Generator for Fixed-Rate DAC Architectures With Subsample Timing Resolution
.png){kind=icon}
PRE
AI
DOI：10.1109/tim.2026.3711359.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
时序受限的可编程模式发生器具有亚采样时序分辨率。该设计在每符号转换时施加时序约束，使阈值穿越与理想边沿位置对齐，并抑制由采样网格失配引起的确定性抖动。基于此机制，开发了一种高分辨率重定时方法用于亚采样边沿控制。进一步建立分析离散时间模型以支持独立的转换时间控制及可控非理想波形生成。引入相位驱动实现以降低硬件复杂度。所提发生器通过理论分析、仿真及硬件实验验证。基于16位DAC在4.9152 GSPS工作条件下的测量显示约5-ps残余确定性抖动。重定时与转换时间调整的测量分辨率均约为1 ps，约为采样周期的0.005倍。同时演示了多电平模式生成及可控非理想波形合成。
Keyword:
Fixed-rate digital-to-analog converter (DAC)
high timing resolution
low jitter
pattern generator
waveform synthesis
期刊
IF:
5.9
论文数:
2.0W
被引数:
5.8W
机构
引用论文
分享收藏A multi-functional arbitrary timing generator based on a digital-to-time converter基于数模转换器的多功能任意定时发生器.png)
IF0
PREAI
分享收藏
查看更多内容