AMARETTO, Accelerating Quantum Algorithm Development With FPGA Emulation

doi:10.1109/tc.2026.3710326

AMARETTO, Accelerating Quantum Algorithm Development With FPGA Emulation

2026-07-07

0

OA

AI

DOI：10.1109/tc.2026.3710326

原文链接

原文求助

摘要

En 中文

近年来，量子计算（QC）因其在多个关键领域超越经典系统的潜力，已引起研究者和产业界的广泛关注。然而，验证新型量子算法面临巨大挑战，由于当前量子设备的量子比特数量有限且存在噪声。尽管软件模拟器常用于验证量子电路，但它们耗时且需要高内存容量，因为随着量子比特数量的增加，内存占用呈指数级增长。硬件模拟器最近作为一种更快、更高效、更具成本效益的替代方案出现。本文介绍了AMARETTO（quAntuM ARchitecture EmulaTion TechnOlogy），一种旨在提升资源受限现场可编程门阵列（FPGA）上量子计算模拟性能的新架构。为提供灵活且完整的量子算法开发工具，该模拟器支持两种通用门集：Clifford+T和旋转门。AMARETTO通过多个并发处理单元模拟量子计算的固有并行性，利用稀疏门矩阵特性结合精简指令集计算机（RISC）架构中的流水线技术实现高吞吐量。专用编译器将OpenQASM 2.0转换为AMARETTO指令，支持利用文献中已知的等价性实现的定制门。在AMD Zynq UltraScale+ MPSoC ZCU106上的实验结果表明，成功模拟了多达18个量子比特的量子电路，吞吐量达到12.207 kgates/s，并与Qiskit模拟器进行了验证。我们的评估证实，在吞吐量和可扩展性方面，其性能可与现有基于FPGA的模拟器竞争，同时针对经济实惠的FPGA平台。

Keyword:

Quantum computing emulation

field programmable gate array

quantum algorithm verification

quantum computing simulation

AMARETTO, Accelerating Quantum Algorithm Development With FPGA Emulation

摘要

期刊

机构

引用论文