.png){kind=icon}
返回
An efficient algorithmic framework to minimize the summand matrix in binary multiplication
.png){kind=icon}
PRE
AI
DOI：10.1080/00051144.2025.2526261.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
二进制乘法是数字系统中的关键运算，其性能常受限于生成和累加大量部分积的复杂性。传统方法（如Booth算法）会产生与操作数位长成比例的部分积矩阵，导致计算负载、硬件占用和延迟增加。为解决这些问题，我们提出了一种新型二进制乘法算法，以最小化所需部分积的数量。通过选择性使用较小的操作数并采用针对性的移位操作，该方法避免了递归的逐位乘法运算，并将部分积数量减少至奇数操作数1-5个、偶数操作数1-4个。该算法的时间复杂度降低至O(log₂n)，相比现有算法实现了显著的加速。此外，硬件组件数量减少了约40-75%，有助于大幅节能。该算法与现有的并行加法器电路完全兼容，便于集成。其简洁性和高效性使其特别适用于低功耗算术单元、嵌入式系统及DSP应用。未来研究将聚焦于支持带符号乘法，并将该算法整合至VLSI设计中以用于实际应用，从而提升其在资源受限计算环境中的适用性。
Keyword:
Binary multiplication
latency optimization
multiplier
summand reduction
Booth's algorithm
hardware efficiency
期刊
IF:
1.7
论文数:
54
被引数:
826
机构
引用论文
.png){kind=icon}
Low power and high speed multiplier design with row bypassing and parallel architecture低功耗和高速度乘法器设计，采用行列绕过和并行架构
PREAI
分享收藏Fast parallel algorithms for binary multiplication and their implementation on systolic architectures二进制乘法的快速并行算法及其在脉动阵列结构上的实现
PREAI
分享收藏A New VLSI Architecture of Parallel Multiplier–Accumulator Based on Radix-2 Modified Booth Algorithm
PREAI
分享收藏Robust ratio-typed test for location change under strong mixing heavy-tailed time series model强混合重尾时间序列模型下位置变化的鲁棒比率型检验
PREAI
分享收藏
查看更多内容