.png){kind=icon}
返回
An Exact Algorithm for Placement Optimization in Circuit Design
.png){kind=icon}
OA
AI
DOI：10.1016/j.eng.2025.03.020.png)
.png){kind=icon}
.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
布局优化是芯片设计中的关键阶段，涉及在有限区域内对单元进行战略排布以提升空间利用率和降低布线长度。芯片设计企业需根据设计规则优化布局以满足客户需求。尽管混合单元高度电路在现代芯片设计中广泛应用，但鲜有研究在布局优化问题中同时考虑单元不重叠、轨道对齐及最小注入区域约束。因此，本研究通过预处理非线性部分并开发混合整数线性规划模型，以降低芯片布局合法性处理对企业的成本。此外，本研究基于Benders分解设计并实现了一种精确算法，利用对偶理论获取最优切割并迭代求解单元坐标。不同规模的数值实验验证了算法性能。通过对芯片区域划分形状、不同类型单元比例、单元及单元框总数量及其对布局影响的分析，我们获得了若干潜在有用的设计见解，可为芯片设计企业带来益处。
Keyword:
Packing
Placement optimization
Chip design
Linear programming
Benders decomposition
AI总结
对已上传原文的论文进行重点信息的提取，主要内容包括：简要概述、研究摘要、背景介绍、关键亮点、图文解析、展望与总结。
期刊
IF:
11.6
论文数:
2.7K
被引数:
1.5W
机构
引用论文
Chen J, Chang Y, Wu Y. Mixed-cell-height detailed placement considering complex minimum-implant-area constraints. IEEE Trans Comput Aided Des Integrated Circ Syst 2021;40(10):2128—41.陈J, Chang Y, Wu Y. 考虑复杂最小植入面积约束的混合单元高度详细布局。IEEE 传 计算机辅助设计集成电路系统 2021;40(10):2128—41..png)
IF0
PREAI
分享收藏Chen J, Lin Z, Xie Y, Zhu W, Chang Y. Mixed-cell-height placement with complex minimum-implant-area constraints. IEEE Trans Comput Aided Des Integrated Circ Syst 2022;41(11):4639—52.陈J, 林Z, 谢Y, 朱W, 常Y. 具有复杂最小植入面积约束的混合单元高度布局. IEEE 交易 计算机辅助设计 集成电路 系统 2022;41(11):4639—52.
IF0
PREAI
分享收藏分享收藏Lin Y, Yu B, Xu X, Gao J, Viswannathan N, Liu W, et al. MrDP: multiple-row detailed placement of heterogeneous-sized cells for advanced nodes. IEEE Trans Comput Aided Des Integrated Circ Syst 2018;37(6):1237—50.Lin Y, Yu B, Xu X, Gao J, Viswannathan N, Liu W, et al. MrDP:用于先进节点的异尺寸单元多行详细布局。IEEE Trans Comput Aided Des Integrated Circ Syst 2018;37(6):1237—50.
IF0
PREAI
分享收藏Lin Z, Xie Y, Zou P, Wang S, Yu J, Chen J. An incremental placement flow for advanced FPGAs with timing awareness. IEEE Trans Comput Aided Des Integrated Circ Syst 2022;41(9):3092—103.Lin Z, Xie Y, Zou P, Wang S, Yu J, Chen J. 一种具有时序感知的先进FPGA增量布局流程。IEEE 交易 计算机辅助设计 集成电路 系统 2022;41(9):3092—103.
IF0
PREAI
分享收藏 没有更多内容
没有更多内容