.png){kind=icon}
返回
Analog Convolution Circuit System Implemented With Capacitor Array Superposition
.png){kind=icon}
PRE
AI
DOI：10.1109/OJCAS.2026.3664009.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
本文提出了一种基于基本串并联电容配置的模拟卷积计算架构。卷积结果通过电容差分-数字转换器（CDDC）进行数字化，实现高效的模拟-数字转换。此外，CDDC中集成了偏移校准机制，用于补偿偏移引入的误差，从而保证AI模型推理的准确性。所提出的架构在MNIST和EMNIST数据集上进行了评估。启用偏移校准后，系统达到了与理想模型相当的分类精度。因此，所提出的系统可适配于各种半导体工艺，促进模拟卷积计算芯片的实现。
Keyword:
Convolution
Capacitors
Capacitance
Logic
Computer architecture
Voltage control
Vectors
Charge coupled devices
Calibration
Accuracy
Analog convolution
capacitance-difference-to-digital converter (CDDC)
calibration
multiplication and accumulation (MAC)
期刊
I
IF:
2.4
论文数:
4.5K
被引数:
387
机构
引用论文
Improved protein structure prediction using potentials from deep learning利用深度学习的潜力改进蛋白质结构预测.png)
Nature
NatureIF0
PREAI
分享收藏A Charge Domain SRAM Compute-in-Memory Macro With C-2C Ladder-Based 8-Bit MAC Unit in 22-nm FinFET Process for Edge Inference在22 nm FinFET工艺中具有基于C-2C梯形的8位MAC单元的电荷域SRAM内存计算宏，用于边缘推断
PREAI
分享收藏
An 800-MHz 8.17-TOPS/W 0.63-TOPS/mm2 Memory-Utilization-Aware CNN Accelerator Featuring a Memory Stationary Dataflow一款800-MHz、能效8.17-TOPS/W、面积效率0.63-TOPS/mm²、具有内存利用率感知功能的CNN加速器，采用内存驻留数据流架构
PREAI
分享收藏Analog Multiply-Accumulate Cell With Multi-Bit Resolution for All-Analog AI Inference Accelerators
OAAI
OAAI分享收藏
查看更多内容