.png){kind=icon}
返回
Big Integer Parallel Stream Modular Multiplier With Variable Bit-Widths
.png){kind=icon}
PRE
AI
DOI：10.1109/TCAD.2025.3584844.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
本文提出了一种新的模块化乘法器设计，该设计在并行处理操作数大小时具有灵活性。该乘法器能够使用相同的ASIC硬件高效计算不同大小的操作数，实现并行计算，例如，一个1024位的乘法器实例可以执行1个1024位、16个64位或4个256位乘法等。这一能力在加速多种密码系统（如RSA、ECC或全同态加密（FHE））时尤为有价值，因为操作数大小会根据安全参数和应用需求而变化。该乘法器可以与软件并行化方法结合使用。例如，我们的乘法器使用户能够通过单个硬件加速器采用FHE的剩余数系统（RNS）和非RNS版本。我们实现了该乘法器的硬件，并展示了其相对于当前最佳蒙哥马利设计的效率，同时提供了并行处理灵活性的额外优势。
Keyword:
Hardware
Arithmetic
Cryptography
Software
Runtime
Computational efficiency
Training
Throughput
Homomorphic encryption
Hardware acceleration
Digital arithmetic
digital circuits
hardware acceleration
homomorphic encryption
parallel architectures
期刊
I
IF:
2.9
论文数:
606
被引数:
9.6K
机构
引用论文
.png){kind=icon}
分享收藏分享收藏分享收藏
查看更多内容