arrow
返回

Bit-level compiler optimization for ultra low-power embedded systems

delete2025-09-08
delete0
PRE
AI
S
Seonyeong Heo
J
Jiho Kim
W
Woohyeop Im
J
Ji‐Yun Moon
D
Daehee Jang *
DOI:10.1016/j.sysarc.2025.103546delete
delete原文链接
delete原文求助
delete分享
delete收藏
摘要

摘要

En 中文
在恶劣环境中部署的嵌入式系统(如空间和深海地点)实现超低功耗至关重要,这些环境能源资源匮乏且物理可达性受限。通常,这些系统采用超低功耗微控制器,在微架构层面运行于8位或16位等窄数据宽度。如果软件开发者在编程时未仔细考虑数据宽度,生成的程序可能无法针对这些超低功耗系统进行最优优化。为解决此问题并实现更高效的低功耗计算,本研究提出了一种新型优化编译器,支持位级分析和转换。该编译器分析程序中每个数据项的各位利用情况,以确定其最优宽度。因此,该编译器减少了超低功耗处理器上的不必要数据移动和计算开销。本研究基于LLVM编译器框架实现了原型编译器,并通过处理器模拟器评估了优化后嵌入式应用程序的性能影响。
Keyword:
Ultra low-power system
Compiler optimization
Embedded system
Static analysis
Bit-level analysis
AI总结

AI总结

对已上传原文的论文进行重点信息的提取,主要内容包括:简要概述、研究摘要、背景介绍、关键亮点、图文解析、展望与总结。

期刊

Journal of Systems Architecture 封面图
Journal of Systems Architecture
IF:
4.1
论文数:
3.0K
被引数:
4.2K

机构

G
Georgia Institute of Technology
学者数:
1.8W
论文数: 1.4W
被引数: 5.9W
K
kyung hee university
学者数:
2.3W
论文数: 2.2W
被引数: 234
引用论文

引用论文

没有更多内容