返回
CPU-GPU Heterogeneity Based Pipeline Parallel Architecture in Physical Layer Processing
DOI:10.1007/978-3-032-10466-3_21.png)
摘要
En 中文
高效性能分析与软硬件解耦对于评估未来通信技术至关重要。然而,当前通用处理器在评估无线协议栈性能时,未能充分利用中央处理器(CPUs)和图形处理器(GPUs)的协同计算能力,导致计算密集型任务处理效率低下,且无法满足实时场景的高吞吐量需求。为解决此问题,本文提出了一种基于CPU-GPU协同调度的流水线并行处理架构。在多数据帧的流水线并行处理过程中,该架构根据实时负载和处理器结构,智能地将计算任务分配给最合适的处理单元,从而提高处理效率、降低功耗并增强系统整体性能。实验结果表明,在中端异构平台上,该流水线并行架构实现了172.15%的吞吐量提升和63.26%的延迟降低;在高性能平台上,实现了326.32%的吞吐量提升和76.54%的延迟降低,展示了跨硬件级别的鲁棒性。这些改进缓解了现有软件定义无线电(SDR)仿真架构的瓶颈。
Keyword:
CPU-GPU pipeline
Dynamic resource allocation
Energy efficiency
期刊
N
IF:
0
论文数:
27
被引数:
0
机构
引用论文
A Survey on Open Radio Access Networks: Challenges, Research Directions, and Open Source Approaches
SENSORS
IF3.5
Understanding O-RAN: Architecture, Interfaces, Algorithms, Security, and Research Challenges了解o-ran: 架构、接口、算法、安全性和研究挑战
Accelerating Channel Estimation and Demodulation of Uplink OFDM symbols for Large Scale Antenna Systems using GPU利用GPU加速大规模天线系统上行链路OFDM符号的信道估计与解调
6G Networks and the AI Revolution-Exploring Technologies, Applications, and Emerging Challenges
SENSORS
IF3.5
没有更多内容

