.png){kind=icon}
返回
DSL-based SNN accelerator design using Chisel
.png){kind=icon}
OA
AI
DOI：10.1016/j.micpro.2025.105187.png)
.png){kind=icon}
.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
神经网络（NNs）是一个研究非常活跃的领域，同时也具有广泛的应用。一种新兴的神经网络类型，即脉冲神经网络（SNNs），在硬件加速和低能耗方面显示出巨大潜力。然而，在加速器电路生成方面的设计自动化仍然缺乏针对网络参数优化的适当搜索技术，包括对合适的神经元模型和脉冲编码的选择。它们通常局限于实现单一的神经网络设置和/或固定的硬件架构。在本文中，我们提出了一种新颖的多层领域特定语言（DSL），用于构建时序电路，包括支持冒险检测的流水线构建模块。作为宿主语言，我们使用Chisel，这是一种硬件构造语言，允许在寄存器传输级及以上表达硬件。与采用高级综合（High-Level Synthesis）不同，我们通过定义SNN的构建模块，引入了一种基于Chisel的领域特定语言（DSL）用于SNN加速器设计。在介绍了这种DSL之后，我们提出了一种完整的SNN加速器生成框架，涵盖了从训练到部署的所有阶段。此外，还提出了一种设计空间探索方法，用于使用不同的神经元模型、它们的参数化以及脉冲编码的各种SNN加速器设计。当将这些生成的设计映射到现场可编程门阵列（FPGAs）上时，我们针对MNIST、Fashion-MNIST、SVHN和CIFAR-10数据集，从执行时间、功耗、分类准确率和资源使用方面对它们进行了评估。
Keyword:
FPGA
Design automation
Machine learning
Spiking neural networks
Hardware generator
AI总结
对已上传原文的论文进行重点信息的提取，主要内容包括：简要概述、研究摘要、背景介绍、关键亮点、图文解析、展望与总结。
期刊
M
IF:
2.6
论文数:
104
被引数:
3.2K
机构
暂无机构信息
引用论文
FPGA-Based Accelerators of Deep Learning Networks for Learning and Classification: A Review基于FPGA的用于学习和分类的深度学习网络加速器: 综述.png)
IEEE ACCESSOAAI
IEEE ACCESSIF3.6
OAAI分享收藏Chipyard: Integrated Design, Simulation, and Implementation Framework for Custom SoCsIEEE MicroOAAI
IEEE MicroIF0
OAAI分享收藏Quantization and Training of Neural Networks for Efficient Integer-Arithmetic-Only Inference用于有效的仅整数算术推理的神经网络的量化和训练OAAI
OAAI分享收藏Reconfigurable Digital FPGA Implementations for Neuromorphic Computing: A Survey on Recent Advances and Future Directions神经形态计算的可重构数字FPGA实现：近期进展与未来方向的综述
PREAI
分享收藏Gradient-based learning applied to document recognition基于梯度的学习在文档识别中的应用PROCEEDINGS OF THE IEEE
PROCEEDINGS OF THE IEEEIF25.9
PREAI
分享收藏Advancing Neuromorphic Computing With Loihi: A Survey of Results and OutlookPROCEEDINGS OF THE IEEEOAAI
PROCEEDINGS OF THE IEEEIF25.9
OAAI分享收藏
查看更多内容