.png){kind=icon}
返回
.png){kind=icon}
.png){kind=icon}
.png){kind=icon}
.png){kind=icon}
.png){kind=icon}
摘要
En 中文
目前，大多数片上网络（NoCs）是为通用计算中的对称多处理架构设计的。虽然当前设计的NoCs提供了相当大的灵活性，但它们伴随着显著的路由延迟以及与重排序缓冲区内存相关联的相对较高的成本。数据传输长度的显著差异是异构多核系统的特征。我们为嵌入式异构多核数字信号处理器（DSP）系统提出了一种创新的NoC架构，包括顶层架构、路由器、网络接口（NI）和NoC流水线的设计。我们设计的NoC架构具有灵活性和低延迟的优点。它不仅能显著提高长数据包的传输性能，还能提高短数据包的传输效率。此外，我们提出了高效的寻路方法，包括高效的寻路算法、混合传输方法、包连接电路传输方法、短包传输方法以及多播和广播传输方法。我们还提出了容错数据传输机制，包括容错数据传输算法和死锁避免方法。我们提出的方法和机制可以提高NoC的性能和可靠性，减轻路由器故障的影响，消除对重排序缓冲区内存的需求，降低功耗，并提高NoC的鲁棒性。实验表明，与当前最先进的NoCs相比，我们的设计在延迟、吞吐量和硅片开销方面具有性能优势。我们的设计分别将延迟、面积和功耗降低了47%、92.6%和78.9%，并将吞吐量提高了27%。这验证了其在高端应用中的有效性。
Keyword:
Embedded heterogeneous multi-core systems
fault-tolerant data transmission mechanisms
NoC architecture
packet-connected circuit transmission method
routing methods
期刊
I
IF:
3.1
论文数:
487
被引数:
7.3K
机构
引用论文
暂无论文信息