Energy-Efficient Buffer-Based Ternary SRAM Cell With Application to Image Processing

Shams Ul Haq

doi:10.1109/ACCESS.2025.3616000

Energy-Efficient Buffer-Based Ternary SRAM Cell With Application to Image Processing

2025-01-01

0

PRE

AI

Vakkalakula Bharath Sreenivasulu

DOI：10.1109/ACCESS.2025.3616000

原文链接

原文求助

摘要

En 中文

本文提出了一种抗变异性、高能效的三值存储单元（TSRAM）设计方案，适用于基于电池供电的高功耗物联网（IoT）应用。该TSRAM单元采用由高效三值缓冲器（TBUF）构成的正反馈锁存器、单位线以及用于切换访问的传输门，其整体面积仅比二值6T SRAM大39%。通过对碳纳米管场效应晶体管（CNTFET）器件的阈值电压（Vth）进行调节，实现了三种存储电平。仿真使用标准斯坦福32纳米CNTFET模型文件在Synopsis HSPICE仿真器中进行。与最佳缓冲器基TSRAM设计相比，该设计方案在读取功耗、写入功耗和面积方面分别实现了54.94%、67.06%和21.59%的显著降低。这些功耗节省是通过最小化晶体管数量并在TBUF设计中消除获取逻辑‘1’时的VDD与地之间的直流路径来实现的。此外，所提出的方案展示了最高的逻辑‘1’静态噪声裕度（SNM1），并表现出对工艺、电压和温度（PVT）变化的鲁棒性。三值存储质量矩阵（TEQM）这一关键性能指标表明，该设计方案在IoT应用中具有卓越性能。研究进一步扩展，对所提出的TSRAM阵列进行仿真并报告其性能指标。最终，为评估三值存储结构的实际应用，基于硬件算法实现了一幅灰度图像的三值数据内容的像素级存储过程。获得的结果表明，所提出的TSRAM架构在硬件性能方面相较于其最高性能的对比方案提升了约26.3%。

Keyword:

CNTFET

ternary logic

SRAM

buffer

PVT variation

image processing

Energy-Efficient Buffer-Based Ternary SRAM Cell With Application to Image Processing

摘要

期刊

机构

引用论文