Enhancing DFT Security in Chiplet-Based Systems With Encryption and Integrity Checking

Juan Suzano

doi:10.1109/JETCAS.2025.3592984

Enhancing DFT Security in Chiplet-Based Systems With Encryption and Integrity Checking

0

PRE

AI

DOI：10.1109/JETCAS.2025.3592984

原文链接

原文求助

摘要

En 中文

基于芯粒的芯片是传统2D片上系统（SoC）的自然演进。在未来，现成芯粒预计将成为半导体行业的重要组成部分。IEEE Std 1838(TM)-2019可测性设计（DFT）标准使来自多个供应商的堆叠芯粒的测试成为可能。然而，共享的DFT网络威胁着测试数据和其他敏感信息的机密性和完整性。本文解决了与基于芯粒系统的DFT基础设施相关的安全问题。我们讨论了保护DFT基础设施以防止未经授权访问和恶意活动的必要性。此外，我们提出了一种结合加密和编码的硬件对策，以保护DFT网络上的通信。结果表明，DFT可以在面积和测试时间开销最小的情况下，保护来自堆叠中恶意芯粒、基于扫描的攻击和暴力攻击的破坏行为。所提出的解决方案在由500多万个门组成的设计中，面积开销小于1%，对于典型的DFT实现，测试时间开销也小于1%。

Keyword:

2.5D

3DIC

chiplet

design for testability (DFT)

hardware security

IEEE 1838

IEEE 1687

IJTAG

root of trust

scan encryption

Enhancing DFT Security in Chiplet-Based Systems With Encryption and Integrity Checking

摘要

期刊

机构

引用论文