.png){kind=icon}
返回
Hardware‐efficient approximate logarithmic division with improved accuracy
.png){kind=icon}
PRE
AI
DOI：10.1002/cta.2900.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
摘要在所有算术运算中，除法运算占用了最多的时钟周期，导致路径延迟增加和功耗升高。许多算法，包括对数除法（LD），已被用于降低除法运算的关键路径延迟和功耗。然而，采用新颖的近似对数除法（ALD）算法有望进一步减少这些关键问题。在所提出的ALD中，使用截断加法器进行尾数加法。通过使用该加法器，可最小化功耗延迟积（PDP）和归一化平均误差距离（NMED）。误差分析和硬件评估表明，采用截断加法器的所提ALD（ALD‐TA）通过选择适当的非精确位数，相较于使用精确单元的现有LD，可实现更低的功耗和更高的精度。将8位、16位和32位ALD‐TA的归一化平均误差距离与相同位数的LD进行比较，观察到分别降低了21%、20%和21%，而PDP分别降低了33%、51%和72%。将ALD‐TA应用于图像处理表明，相较于精确LD，使用ALD可实现更高的性能。
AI总结
对已上传原文的论文进行重点信息的提取，主要内容包括：简要概述、研究摘要、背景介绍、关键亮点、图文解析、展望与总结。
期刊
暂无期刊信息
机构
暂无机构信息
引用论文
暂无论文信息