.png){kind=icon}
返回
Hypnos: A Hardware--Software Co-Design Framework for Memory-Efficient Homomorphic Processing
.png){kind=icon}
PRE
AI
DOI：10.1109/tcad.2026.3660206.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
全同态加密（FHE）引入了一种隐私保护计算的新范式，但加密数据操作带来了显著挑战，提高了数据传输、内存访问需求和编程复杂度。因此，开发高效且实用的系统至关重要。传统FHE加速器通常优先考虑计算性能，通常假设大量加密数据驻留在加速器内存中。然而，这种观点常忽略外围组件互连快速（PCIe）总线和主内存的低效性，以及为专用硬件进行优化的复杂性。本文提出Hypnos，一种面向内存高效同态处理的软硬件协同设计框架。Hypnos框架结合了一种新型处理单元架构和专用Hypnos编译器。在架构上，基于同态加密的异构处理单元采用分页内存管理系统以减少内存碎片并优化PCIe流量。在软件上，Hypnos编译器能够自动将高级FHE方案转换为优化后的硬件指令。它协同我们的内存管理系统调度数据放置，以有效利用硬件性能。这种软硬件协同设计不仅降低了内存访问和执行时间，还简化了FHE应用的部署复杂度。最后，我们在QianKun现场可编程门阵列（FPGA）卡上实现了Hypnos，并突出以下结果：1）在数据密集型应用中，相比当前最优（SOTA）的应用专用集成电路（ASIC）和FPGA方案，性能提升高达2.75倍和4.72倍；2）与传统架构相比，通信开销降低了4.85倍；3）与基于ASIC的ARK和基于FPGA的Poseidon相比，在ResNet-20上分别实现了30.1倍和20.7倍的能效提升。
Keyword:
Field-programmable gate array (FPGA)
fully homomorphic encryption (FHE)
memory efficient
peripheral component interconnect express (PCIe)
