.png){kind=icon}
返回
IncreMacro: Incremental Macro Placement Refinement
.png){kind=icon}
OA
AI
DOI：10.1109/TCAD.2025.3531776.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
本文提出了一种名为 $\textsf {IncreMacro}$ 的新型方法，用于集成电路（IC）设计中的宏单元布局优化。该方法通过迭代和增量式优化宏单元布局，以提升IC布局的可布线性和时序性能。为实现这一目标， $\textsf {IncreMacro}$ 采用了多种方法，包括基于kd树的宏单元诊断、基于梯度的宏单元平移、基于约束图的线性规划宏单元合法化以及基于扩散的单元迁移。通过迭代应用这些技术， $\textsf {IncreMacro}$ 满足了宏单元布局的两个关键要求：1）将宏单元推向芯片边界；2）保持原始宏单元的相对位置关系。所提出的方法已集成到 $\textsf {AutoDMP}$ 和 $\textsf {DREAMPlace}~4.0$ 中，并在7纳米工艺节点的七个RISC-V基准电路和四个TILOS宏单元布局电路设计上进行了评估。实验结果表明，与 $\textsf {AutoDMP}~(\textsf {DREAMPlace}~4.0$ 提供的宏单元布局方案相比，本方法将布线线长减少了15.1%（14.9%），改善了布线的最差负裕量（WNS）和总负裕量（TNS）分别为99.9（82.6%）和99.9%（81.3%），并将总功耗降低了4.4%（4.3%）。同时，与 $\textsf {IncreMacro}$ [1]相比，采用单元迁移算法增强的本方法将布线的WNS和TNS分别改善了24.7%和23.1%，且保持平均布线线长和总功耗基本不变。
Keyword:
Legalisation
macro placement
physical synthesis
timing optimization
VLSI placement
期刊
I
IF:
2.9
论文数:
626
被引数:
9.6K
机构
引用论文
分享收藏Chipyard: Integrated Design, Simulation, and Implementation Framework for Custom SoCs.png)
IEEE Micro
OAAI
IEEE MicroIF0
OAAI分享收藏
查看更多内容