Instruction-Level Support for Deterministic Dataflow in Real-Time Systems

doi:10.1109/LES.2025.3600618

Instruction-Level Support for Deterministic Dataflow in Real-Time Systems

2025-10-01

0

PRE

AI

DOI：10.1109/LES.2025.3600618

原文链接

原文求助

摘要

En 中文

确保并发实时系统的可预测和可重复行为需要数据流确定性——即每个消费者任务实例必须始终从同一生产者实例读取数据。虽然逻辑执行时间（LET）模型强制执行此属性，但其软件实现通常依赖定时I/O或多缓冲协议。这些方法引入了软件复杂性、执行开销和优先级反转，导致任务响应时间增加且不稳定，从而降低整体可调度性。我们提出时间语义内存指令（TSMI），这是一种新的指令集扩展，将逻辑时间嵌入内存访问操作中。与现有的LET实现不同，TSMI在指令级别强制执行数据流确定性，消除了对内存协议或访问顺序约束的需求。我们开发了一种TSMI微架构实现，将TSMI指令转换为标准内存访问，并开发了一种编程模型，该模型不仅捕获LET语义，还实现了更富有表现力的、按访问的数据流控制。一个具有TSMI的周期精确RISC-V模拟器与现有方法相比，实现了高达95.36%的最坏情况响应时间（WCRT）和98.88%的响应时间变化（RTV）的降低。

Keyword:

Protocols

Microarchitecture

Instruction sets

Semantics

Software

Real-time systems

Timing

Complexity theory

Time factors

Standards

Deterministic concurrency

instruction set architecture

logical execution time (LET)

microarchitecture

Instruction-Level Support for Deterministic Dataflow in Real-Time Systems

摘要

期刊

机构

引用论文