Making Root Cause Localization on FPGA Simulation Tools Robust

Xinlong Zhang

doi:10.1145/3799984

Making Root Cause Localization on FPGA Simulation Tools Robust

2026-03-01

0

PRE

AI

DOI：10.1145/3799984

原文求助

摘要

En 中文

现场可编程门阵列（FPGA）仿真工具已成为寄存器传输级（RTL）设计的设计、仿真和验证中不可或缺的工具，是现代数字系统开发中的关键设备。随着FPGA仿真工具的复杂性和规模的持续扩大，故障根源的原因变得更加多样化，这导致在构建全面的的多维故障特征以及定位触发根源原因的测试用例方面面临挑战。为应对这些挑战，我们提出了RCLoc，一种针对FPGA逻辑综合工具的创新性故障根源定位框架。RCLoc通过利用从测试用例中提取的多维故障特征的详细分析来提高诊断精度，同时解决由冗余测试用例引起的特征提取偏差。具体而言，RCLoc包含两个组件：测试用例置信度计算组件和测试用例冗余消除组件。TCC组件集成了与故障相关的特征，如代码覆盖率、代码变异、文本复杂度和相似度，以及可疑性指标，以生成一个稳健的置信度矩阵，即故障相关性矩阵，定量评估每个测试用例与底层故障根源的相关性。TRE组件使用此故障相关性矩阵系统地评估单个测试用例的贡献，识别冗余或无信息量的用例，并随后将其消除，从而消除冗余测试用例在特征提取过程中可能无意引入的噪声和偏差。在两个主流开源FPGA仿真工具Iverilog和Verilator获取的141个故障上进行了广泛的实验评估。结果表明，RCLoc显著优于当前最先进的技术，在平均第一排名（MFR）和平均分析排名（MAR）上分别实现了26.0%和30.3%的提升。平均而言，RCLoc为FPGA工程师减少了近26%和30%的故障定位成本，突显了其在复杂FPGA仿真环境中显著提高故障诊断效率和准确性的潜力。

Keyword:

FPGA

root cause localization

confidence computation

Making Root Cause Localization on FPGA Simulation Tools Robust

摘要

期刊

机构

引用论文