.png){kind=icon}
返回
Mixed-Variable Bayesian Optimization for Analog Circuit Sizing through Device Representation Learning
.png){kind=icon}
OA
AI
DOI：10.3390/electronics11193127.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
在本工作中，提出了一种深度表示学习方法，用于构建单个集成电路（IC）器件的连续值表示。这些表示用于将混合变量的模拟电路尺寸确定问题转化为连续性问题，并应用低成本黑箱贝叶斯优化（BO）变体来解决这些问题。通过将初始搜索空间转化为连续值空间，BO的高斯过程模型（GPs）——通常在实值空间上运行——可用于引导优化搜索向全局最优解。所提出的器件表示学习（Device Representation Learning）方法涉及使用器件仿真数据，并训练一个由变分自编码器（VAE）和密集神经网络组成的复合模型。训练好的VAE模型的潜在变量作为集成器件的表示，并替代特定器件的离散值参数化。给出了所提方法学数学公式的详细解释，并在真实世界的模拟电路和集成器件的示例尺寸确定应用中强调了其效率。
期刊
暂无期刊信息
机构
暂无机构信息
引用论文
暂无论文信息