返回
OpenSync: Enabling Software-Defined Clock Synchronization in Deterministic Ethernet
DOI:10.3390/electronics14061145.png)
摘要
En 中文
确定性以太网(DetEth)被广泛应用于实时分布式系统中,例如航空电子设备和车载控制。时钟同步协议(CSPs)建立全局时间,这是DetEth中确定性通信的关键基础。然而,现有协议通常缺乏灵活性,使得针对特定场景的定制化和适应性调整困难且耗时。我们提出了OpenSync,这是一种软件定义的时钟同步架构,它将同步控制平面与数据平面解耦。OpenSync在数据平面中包含一个可编程的时间数据注入器和一种精细校准的计时器,便于使用标准的DetEth硬件实现,并支持多种CSPs。控制平面提供一个同步库,用于配置本地时钟和通过不同方法获取精确的时间数据。为了验证OpenSync的通用性和效率,我们开发了一个基于FPGA的原型,并通过软件编程实现了三种CSPs。一个功能齐全的测试平台表明,这些CSPs满足各自应用场景的精度和协议一致性要求。
Keyword:
deterministic ethernet
time-triggered ethernet
time-sensitive networking
clock synchronization
software-defined architecture
期刊
IF:
2.6
论文数:
1.0W
被引数:
4.7W
机构
引用论文
TASP: Enabling Time-Triggered Task Scheduling in TSN-Based Mixed-Criticality SystemsTASP:在基于TSN的混合关键性系统中实现时间触发任务调度
Hardware Assisted Clock Synchronization with the IEEE 1588-2008 Precision Time Protocol基于IEEE 1588-2008精密时间协议的硬件辅助时钟同步
Software-Defined Networking Using OpenFlow: Protocols, Applications and Architectural Design Choices
Ultra-Low Latency (ULL) Networks: The IEEE TSN and IETF DetNet Standards and Related 5G ULL Research超低延迟 (ULL) 网络: IEEE TSN和IETF DetNet标准以及相关的5g ULL研究
Design and Implementation of AS6802 Clock Synchronization System in TTE thernetTTE thernet中AS6802时钟同步系统的设计与实现

