返回
Optimization and Benchmarking of Monolithically Stackable Gain Cell Memory for Last-Level Cache
DOI:10.1109/TC.2025.3625490.png)
摘要
En 中文
末级缓存(LLC)是处理器片上与片外存储层级间的关键桥梁,其优化目标为高密度、高带宽和低操作能耗。迄今为止,高密度(HD)SRAM一直是传统的首选器件;然而,随着晶体管缩放放缓(如业界从5 nm到3 nm工艺中HD SRAM单元尺寸几乎不变),替代方案(如采用先进封装的3D堆叠,即混合键合)正被探索(如AMD的V-cache所示)。日益增长的数据需求需要超大规模片上缓存以减少昂贵的片外存储访问,推动器件技术探索走向单晶圆3D(M3D)集成,其中晶体管可在后端工艺(BEOL)的互连层级堆叠。M3D集成需要与低热预算(<400°C)兼容的制造技术。在前景广阔的BEOL器件候选中,非晶氧化物半导体(AOS)晶体管因其超低漏电(秒级)。本文考察了在优化BEOL兼容的AOS基2晶体管增益单元(2T-GC)用于LLC时的器件、电路及系统级权衡。开发了一种缓存早期探索工具NS-Cache,用于在先进7 nm和3 nm节点中建模缓存,并与Gem5模拟器集成,以系统性地评估与HD-SRAM、MRAM及1T1C eDRAM替代方案相比,新发现的密度/性能对LLC的影响。
Keyword:
Last-level cache
monolithic 3-D integration
gain cell
amorphous oxide semiconductors
persistent memory
期刊
IF:
3.8
论文数:
5.3K
被引数:
9.8K
机构
引用论文
Critical Process Features Enabling Aggressive Contacted Gate Pitch Scaling for 3nm CMOS Technology and Beyond实现3nm CMOS技术及更先进节点激进接触栅极间距缩小的关键工艺特征

