返回
Performance and Power-Efficiency Improvements on Graph Embedding Using Sequential Training Algorithm and FPGA
DOI:10.1587/transinf.2024EDP7319.png)
摘要
En 中文
近年来,图结构已被应用于物联网(IoT)环境中的网络异常检测、智能交通和智能电网等领域。图嵌入是一种将图表示为固定长度、低维向量的方式,能够简洁地表示图的特征。node2vec是其中一种通过利用随机游走技术在给定图上采样邻近节点以获取此类图嵌入的知名算法。然而,原始的node2vec算法依赖于基于反向传播算法的传统批量训练。换句话说,我们需要保留训练数据来重新训练模型,这使其不适合在图结构部署后发生变化的实际应用场景中。为解决物联网设备在边缘环境中部署后图结构的变化问题,本文提出了一种在线序列训练算法与node2vec的结合方案。所提出的模型在FPGA(现场可编程门阵列)设备上实现,以实现高效的序列训练。所提出的FPGA实现相比基于ARM CortexA53 CPU的原始模型,速度提升了高达205.25倍。我们还从多个角度评估了所提出模型在序列训练任务中的性能。例如,动态图上的评估结果显示,在原始模型中准确率下降的情况下,所提出的序列模型能够获得更优的图嵌入,即使图结构发生变化也能实现更高的准确率。此外,对所提出的FPGA实现进行了功耗评估,结果表明其相比CPU和嵌入式GPU实现显著提高了能效。
Keyword:
graph embedding
FPGA
OS-ELM
IoT
期刊
I
IF:
0.8
论文数:
172
被引数:
2.3K

