Power Trace-driven 3D-IC Floorplanning

Yihan Wen

doi:10.1109/tcad.2026.3730347

Power Trace-driven 3D-IC Floorplanning

2026-09-03

0

PRE

AI

DOI：10.1109/tcad.2026.3730347

原文链接

原文求助

摘要

En 中文

热估计与优化在三维集成电路（3D-IC）设计中构成重大挑战。然而，源自实际工作场景的动态热分布剖面在平面布局阶段一直被忽视。忽略此类时变热行为可能导致次优平面布局，因为静态或时间平均热模型无法捕捉实际工作负载下块级功耗分布的时间演化。本文提出了一种基于功耗轨迹的3D-IC平面布局方法，该方法整合了实际功能向量。首先，通过门级仿真和基于功能测试平台的功能向量功耗分析生成动态功耗轨迹。其次，提出了一种基于块级格林函数的计算高效热模型，以实现对长功耗轨迹的动态热分布剖面。最后，将基于热散度的扰动集成到平面布局过程中以最小化峰值温度。实验结果表明，所提出的平面布局方法在长动态功耗轨迹下有效降低了最高温度和总布线长度，同时保持了高效的运行时间。

Keyword:

3D-IC design & optimization

physical design

floorplanning

thermal modeling

power trace

Power Trace-driven 3D-IC Floorplanning

摘要

期刊

机构

引用论文