.png){kind=icon}
返回
RRAM Circuit-Enabled Nonlinear Precoding and Bit Precision Analysis
.png){kind=icon}
PRE
AI
DOI：10.1109/tcomm.2026.3726722.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
用户和天线的数量不断增加，对未来的通信系统施加了呈指数增长的计算负载。然而，传统处理器因其内存-计算分离的特性面临瓶颈。存内计算（IMC）凭借其固有的高并行性成为有前景的解决方案。本研究提出了一种采用电阻式随机存取存储器（RRAM）的IMC架构，将非线性Tomlinson-Harashima预编码（THP）的计算复杂度降低到线性规模。我们提出了一个计算约束原理，用于设计执行非线性矩阵运算的RRAM电路，并构建了LQ分解RRAM电路。由于忆阻器的电导通常被量化，我们进行了比特精度分析，并推导出信干噪比（SINR）和可达速率的下界。我们的分析表明，在高信噪比（SNR）或天线数量较多的情况下，每增加1位精度可带来6 dB的SINR增益和线性速率增长。对于实际实现，我们推导出在不同系统配置下维持SINR性能的最优比特精度。仿真结果表明了基于RRAM的电路和我们的理论分析的可行性与准确性。本研究证明，基于RRAM的IMC在解决未来通信日益增长的计算需求方面，对高复杂度非线性预编码具有显著潜力。
Keyword:
RRAM
memristor
massive MIMO
THP
LQ decomposition
in-memory computing
bit precision
期刊
IF:
8.3
论文数:
1.2W
被引数:
3.6W
机构
引用论文
暂无论文信息