.png){kind=icon}
返回
Scala defined hardware generators for Chisel
.png){kind=icon}
OA
AI
DOI：10.1016/j.micpro.2025.105182.png)
.png){kind=icon}
.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
我们使用硬件描述语言（如VHDL和SystemVerilog）来描述数字硬件设计。这两种语言均诞生于20世纪80年代，尽管定期更新，但仍然保留着当时的风格。它们缺乏编写更灵活生成器所需的构造，只能针对操作位数进行配置。基于Scala的Chisel是一种硬件构造语言，有助于编写硬件生成器。硬件生成器并非新概念，脚本语言（如Perl和TCL）常被用于从其他系统描述源生成VHDL或Verilog代码。然而，混合两种语言并将VHDL或Verilog字符串嵌入生成器代码的做法不具备可扩展性。由于Chisel嵌入在Scala中，我们可以使用与描述数字逻辑相同的语言/环境来编写生成器。本文探讨不同的示例和模式，用于描述参数化硬件生成器。我们相信，借鉴软件开发的实践可以提升硬件设计师构建和测试下一代数十亿晶体管芯片的生产效率。
Keyword:
Hardware generators
Open-source hardware
Open-source digital design tools
AI总结
对已上传原文的论文进行重点信息的提取，主要内容包括：简要概述、研究摘要、背景介绍、关键亮点、图文解析、展望与总结。
期刊
M
IF:
2.6
论文数:
104
被引数:
3.2K
机构
引用论文
Chipyard: Integrated Design, Simulation, and Implementation Framework for Custom SoCs.png)
IEEE MicroOAAI
IEEE MicroIF0
OAAI分享收藏分享收藏分享收藏
查看更多内容