Single-chip multi-processing architecture for spaceborne SAR imaging and intelligent processing

doi:10.1051/jnwpu/20213930510

Single-chip multi-processing architecture for spaceborne SAR imaging and intelligent processing

2021-08-09

0

OA

AI

DOI：10.1051/jnwpu/20213930510

原文链接

原文求助

摘要

En 中文

卫星载SAR图像智能处理系统需要处理在轨实时成像和各种应用任务，因此设计一款专用的高效单芯片多处理器是优先的必要条件，该处理器能够同时满足实时性和低功耗的要求。针对片上数据组织与内存访问结构，分析了SAR（合成孔径雷达）成像中的CSA（chirp scaling）和神经网络VGG-11两种典型模型，并从中提取了遥感智能处理的协同计算模型。不仅提出了条带Tile数据处理方案和专用多处理架构，还给出了Tile空间同步拼接的数据组织及缓存策略。此外，设计的数据缓存结构在处理单元之间大幅降低了片外访问内存带宽，同时支持多任务模型的并行流水线执行。芯片采用28 nm CMOS工艺，整体功耗仅为1.83 W，其吞吐率和能效分别达到9.89 TOPS和5.4 TOPS/W。该架构能够在提升在轨遥感智能处理平台实时性能的同时降低系统设计复杂度，并且高度适应针对不同算法模型的差异化扩展。

Single-chip multi-processing architecture for spaceborne SAR imaging and intelligent processing

摘要

期刊

机构

引用论文