返回
Thermal aware modern VLSI floorplanning using Chiplet multi-objective optimization based Sequential Pair
DOI:10.1080/02533839.2026.2666170.png)
摘要
En 中文
创建三维(3D)集成电路(ICs)是热控制的主要问题。现代电子设备必须考虑高效的热管理进行设计。为最大化3D ICs的热性能,常在多个昂贵的模拟中使用偏微分方程。为解决此问题,已开发基于神经网络的预测模型。然而,当前研究要么仅处理二维温度场,要么无法处理具有未知配置的新型设计,如热源位置和边界条件的差异。本文提出一种新颖的布局规划方法,通过芯片级多目标优化(CMO)策略在考虑热变量的同时降低最高温度。所提方法使用序列配对和CMO算法评估布局规划,该算法基于能耗管理高温,同时使用另一算法消除死区空间。推荐的方法使用北卡罗来纳州微电子中心(MCNC)的基准电路进行演示。本文使用多窗口显示系统说明算法的准确性和效率。所提技术可将系统温度降低8.34 K,通信能耗降低232.13 μJ。
Keyword:
Chiplet multi-objective optimization
floorplanning
MCNC benchmark circuits
期刊
J
IF:
1.2
论文数:
151
被引数:
1.1K
机构
引用论文
Holistic Chiplet–Package Co-Optimization for Agile Custom 2.5-D Design整体 Chiplet–Package 协同优化以实现敏捷定制 2.5-D 设计
Multiple Crossover and Mutation Operators Enabled Genetic Algorithm for Non-slicing VLSI Floorplanning支持多种交叉和变异算子的非切片VLSI布局规划遗传算法
Learning nonlinear operators via DeepONet based on the universal approximation theorem of operators基于算子通用逼近定理的DeepONet非线性算子学习

