.png){kind=icon}
返回
VLPPLAs: Variable Latency Parallel Prefix Ling Adders
.png){kind=icon}
PRE
AI
DOI：10.1002/cta.70211.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
加法器在计算机系统中无处不在。并行前缀加法器（PPAs）提供了一种加速加法运算的方法。为进一步提高性能，本文基于Ling加法器提出了可变延迟并行前缀Ling加法器（VLPPLAs），分别采用Brent-Kung、Beaumont Smith、Knowles、Kogge-Stone和Sklansky拓扑结构。并行前缀处理阶段被设计用于为大多数输入操作数生成正确的和。这些操作数的Ling进位传播不超过预定的最大进位链长度。其余情况的结果通过一个整体错误检测信号（OEDS）进行推测和检测，然后在下一时钟周期内若该信号被触发，则可能使用精确电路进行修正。OEDS被分为几个块错误检测信号（BEDSs），其中误差率被计算出来以估计所设计的VLPPLAs的计算精度。仿真和实验结果表明，所提出的VLPPLAs与之前的可变延迟并行前缀加法器（VLPPAs）相比，在64位设计中平均可将误差率降低高达96.50%，并分别以平均延迟为基准提高了约15.68%的能耗性能。
Keyword:
energy
error rate
latency
Ling adder
parallel prefix adder
期刊
IF:
1.6
论文数:
566
被引数:
2.9K
机构
引用论文
.png){kind=icon}
分享收藏A Low Latency Approximate Adder Design Based on Dual Sub-Adders With Error Recovery基于具有错误恢复的双子加法器的低延迟近似加法器设计
PREAI
分享收藏High Efficient GDI-CNTFET-Based Approximate Full Adder for Next Generation of Computer Architectures
PREAI
分享收藏
查看更多内容