arrow
J

Jianyu Wang

Sichuan University
H指数:15
被引数:1,040

个人简介

暂无内容

教育背景

暂无内容

工作经历

暂无内容

荣誉奖项

暂无内容

FPGA Implementation of a Real-Time Parallel Loop-Unrolled DFE for PAM-4 IM/DD Optical Links

王, J.; 汤, J.; 郝, Y.; 周, Y.; 崔, X.; 范, L.; 孙, Z.; 梁, J.; 许, Z.; 胡, W.; 等. FPGA实现面向PAM-4 IM/DD光链路的实时并行循环展开DFE. IEEE光子技术学刊. 2026, 38, 321–324. [Google Scholar] [CrossRef]

2026-03-012
PRE