.png){kind=icon}
返回
A Robust AES Implementation using FPGA with Enhanced Security Features
.png){kind=icon}
PRE
AI
DOI：10.1007/s10836-026-06216-7.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
物联网（IoT）已发展成为日常生活的重要方面，涵盖从智能工业自动化到医疗保健可穿戴设备的多个领域。然而，解决安全问题仍然是一个重大挑战。一种解决此问题的方法是通过使用高级加密标准（AES）等加密技术进行加密和认证。AES的安全性源于其S盒操作。本研究提出了一种新颖的方法，通过使用非线性反馈移位寄存器（NLFSR）生成加密所需的S盒值。通过改变NLFSR的本原多项式和种子值，生成了多个S盒设计。这些S盒使用标准加密属性性能指标进行了评估。性能最佳的S盒达到非线性度为98、严格雪崩值为0.5615、位独立性非线性度为112、位独立性严格雪崩值为0.5614、线性逼近概率为0.125以及差分逼近概率为0.0391。值得注意的是，所提出S盒的严格雪崩行为优于AES S盒，并改进了先前研究中的结果。此外，增强的AES架构在Basys 3和Genesys 2 FPGA板上进行了演示。
Keyword:
Advanced encryption standard
S-Box
Look-up-table
Sub-bytes
Avalanche effect
期刊
J
IF:
1.3
论文数:
31
被引数:
549
机构
引用论文
Low-power compact composite field AES S-Box/Inv S-Box design in 65 nm CMOS using Novel XOR Gate.png)
Integration
IntegrationIF0
PREAI
分享收藏分享收藏A Compact, Lightweight and Low-Cost 8-Bit Datapath AES Circuit for IoT Applications in 28nm CMOS
PREAI
分享收藏
查看更多内容