Bayes2IMC: In-Memory Computing for Bayesian Binary Neural Networks

doi:10.1109/TCSI.2025.3543065

Bayes2IMC: In-Memory Computing for Bayesian Binary Neural Networks

2025-01-01

0

PRE

AI

DOI：10.1109/TCSI.2025.3543065

原文链接

原文求助

摘要

En 中文

贝叶斯神经网络（BNNs）通过将模型权重视为随机变量来生成可能的模型集合，这使得它们能够提供更优的决策不确定性估计。然而，在硬件中实现贝叶斯推理资源密集，因为它需要噪声源来生成期望的模型权重。在本工作中，我们介绍了Bayes2IMC，一种针对二值BNN设计的存内计算（IMC）架构，该架构利用了纳米尺度设备固有的随机性。我们基于相变存储器（PCM）交叉阵列的全新设计消除了阵列内模数转换器（ADC）的必要性，显著提高了功耗和面积效率。我们引入了软硬件协同优化的校正方法，以减少硬件部署中设备引起的精度变化，并缓解PCM器件电导漂移的影响。我们在CIFAR-10数据集上验证了本方法的有效性，使用包含1400万个参数的VGGBinaryConnect模型，达到了与理想软件实现相当准确度指标。我们还提出了一个完整的核心架构，并将其预测的功耗、性能和面积效率与等效的SRAM基准进行比较，结果表明在总效率（以GOPS/W/mm²衡量）上实现了3.8到9.6倍的改进，在功耗效率（以GOPS/W衡量）上实现了2.2到5.6倍的改进。此外，Bayes2IMC的预测硬件性能超越了文献中报道的大多数忆阻器BNN架构，与当前最先进技术相比，实现了高达20%的更高功耗效率。

Keyword:

Bayesian neural networks

PCM

in-memory computing

Bayes2IMC: In-Memory Computing for Bayesian Binary Neural Networks

摘要

期刊

机构

引用论文