返回
Hardware Optimized Modular Reduction
DOI:10.3390/electronics14030550.png)
摘要
En 中文
我们介绍了一种针对硬件优化的模约减方法,该方法优于传统方法。通过利用计算得到的约减周期和组合逻辑,我们实现了功耗降低30%、可配置逻辑块(CLBs)减少27%以及查找表(LUTs)减少42%,相比传统实现方案。我们的硬件优化模约减(HOM-R)系统可以在单个250 MHz时钟周期内将256位输入压缩到四位基。此外,我们的方法通过消除对乘法器或除法器的需求,仅依赖加法和可定制LUTs,从而区别于Barrett和Montgomery约减等主流技术。这种创新方法释放了通常被高功耗DSP占用的FPGA资源,为各类设计需求提供了极具吸引力的低功耗、低延迟替代方案。
Keyword:
PQC
FPGA
cryptography
modular
reduction
期刊
IF:
2.6
论文数:
1.0W
被引数:
4.7W
机构
引用论文
Homomorphic encryption systems statement: Trends and challenges同态加密系统声明: 趋势和挑战
COMPUTER SCIENCE REVIEW
IF12.7
Lookup Table Modular Reduction: A Low-Latency Modular Reduction for Fast ECC Processor查找表模约减:一种低延迟模约减方法,适用于快速ECC处理器

