.png){kind=icon}
返回
Memristor-Based CPU Architecture for In-Memory Computing
.png){kind=icon}
PRE
AI
DOI：10.1109/LED.2026.3683728.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
为解决传统冯·诺依曼架构的“存储墙”瓶颈，本研究提出了一种基于忆阻器的存内计算CPU架构。基于非易失性忆阻器，实现了NOT、AND、NAND、OR、NOR逻辑门和算术单元。此外，通过两项关键创新——忆阻器替代传统D触发器以及CMOS-忆阻器混合地址译码器，该基于忆阻器的CPU支持目标数据操作和任意地址的结果存储。该新型基于忆阻器的CPU验证了相较于传统CMOS设计平均系统功耗降低87.7%，为下一代低功耗存内计算应用提供了可行的工程解决方案。
Keyword:
Memristor
implication logic
in-memory computing
CPU architecture
low power
期刊
IF:
4.5
论文数:
743
被引数:
2.3W
机构
引用论文
Scalable 2T2R Logic Computation Structure: Design From Digital Logic Circuits to 3-D Stacked Memory Arrays可扩展的2T2R逻辑计算结构：从数字逻辑电路到3-D堆叠存储器阵列的设计
OAAI
OAAI分享收藏Variation-Tolerant Circuit Design and Online Learning Framework for Memristor-Based Trace-STDP SNN容错电路设计与用于基于忆阻器的迹-STDP SNN的在线学习框架
PREAI
分享收藏Efficient Memristor Neural Networks for Edge AI: On-Chip Learning, Noise Robustness, Device-Variation Tolerance, and Sublinear Energy and Time Scaling边缘AI的高效忆阻器神经网络：片上学习、抗噪声性、器件容差以及亚线性能耗和时间缩放
PREAI
分享收藏Cellular automata imbedded memristor-based recirculated logic in-memory computing.png)
NATURE COMMUNICATIONS
OAAI
NATURE COMMUNICATIONSIF15.7
OAAI分享收藏分享收藏Intermediate Layer-Assisted Trap Density Reduction in Low-Power Optoelectronic Memristors for Multifunctional Systems中间层辅助陷阱密度降低在低功耗光电子忆阻器中的多功能系统应用
PREAI
分享收藏
查看更多内容