返回
Optimizing 55 nm split-gate memory for compute-in-memory: a focus on floating-gate engineering
DOI:10.1088/1674-4926/25060033.png)
摘要
En 中文
对高性能人工智能(AI)计算需求的不断升级,加剧了冯·诺依曼架构的“内存瓶颈”,促使对计算内存储(CIM)解决方案进行广泛探索。本研究聚焦于优化一种适用于CIM应用的高效、低功耗“L”形分裂栅浮栅(FG)存储器。该存储器基于55 nm CMOS平台制造,并通过晶圆验收测试(WAT)、Sentaurus™模拟以及与DNN + NeuroSim Framework V2.0框架的全面评估进行了系统性研究。在具有不同FG长度的器件中,95 nm FG变体表现出卓越性能:实现了5.35 V的存储窗口,在变化电压和宽度脉冲方案(VWPS)下达到16.7 μS的最大电导并具有优异的线性度,实现了32级多级存储,并使用VGG8神经网络在CIFAR-10数据集上达到92%的训练准确率。
Keyword:
compute-in-memory
floating-gate memory
split-gate
CMOS
neural network training
期刊
IF:
5.3
论文数:
277
被引数:
4.0K
机构
引用论文
Design Strategies of 40 nm Split-Gate NOR Flash Memory Device for Low-Power Compute-in-Memory Applications面向低功耗计算应用的40 nm分栅NOR闪存器件设计策略
An Adaptive Read Control Voltage Scheme for Reliability Enhancement of Flash-Based In-Memory Computing Architecture for Neural Network一种用于增强神经网络中基于闪存的内存储算架构可靠性的自适应读控制电压方案

