未登录
分享
收藏
分享
收藏
分享
收藏
分享
收藏
分享
收藏
分享
收藏High Throughput/Gate AES Hardware Architectures Based on Datapath Compression基于数据路径压缩的高吞吐量/门AES硬件架构
Ueno, Rei; Homma, Naofumi; Morioka, Sumio; Miura, Noriyuki; Matsuda, Kohei; Nagata, Makoto; Bhasin, Shivam; Mathieu, Yves; Graba, Tarik; Danger, Jean-Luc
分享
收藏
分享
收藏
分享
收藏
分享
收藏