Implementation of Midori Cryptographic Algorithm Based on Chisel Language

Wang, Jianxin

doi:10.3390/sym18050784

2026-05-02

DOI：10.3390/sym18050784

原文链接

原文求助

摘要

En 中文

针对使用传统硬件描述语言Verilog Hardware Description Language（Verilog HDL）实现加密算法时存在的高代码复杂度、长开发周期和调试困难等问题，本文提出了一种基于Chisel语言的轻量级分组密码算法Midori-128的硬件实现方案。该方案采用迭代结构，并对算法进行吞吐率优化。该算法已成功部署于Xilinx平台和国内生产的PGL100H平台，并完成了功耗分析。与传统Verilog实现相比，本设计在Virtex-5平台上的吞吐率提升约42.5%，在Spartan-6平台上的吞吐率提升约124.63%。它保持了轻量级逻辑资源占用和优秀的跨平台适应性，适用于资源受限的嵌入式安全应用，并提供高效、可独立控制的加密硬件支持。此外，该设计完全保留了Midori-128的对称加密特性。

Keyword:

Verilog HDL

Midori cipher algorithm

group cipher

Chisel

finite state machine

期刊

Symmetry-Basel

IF:

2.2

论文数:

1.4K

被引数:

机构

beijing electronic science & technology institute

学者数:

论文数: 18

被引数: 0

引用论文

High Throughput/Gate AES Hardware Architectures Based on Datapath Compression 基于数据路径压缩的高吞吐量/门AES硬件架构

IEEE TRANSACTIONS ON COMPUTERS

IF3.8

2020-04-01

OAAI

Ueno, Rei; Homma, Naofumi; Morioka, Sumio; Miura, Noriyuki; Matsuda, Kohei; Nagata, Makoto; Bhasin, Shivam; Mathieu, Yves; Graba, Tarik; Danger, Jean-Luc

Scala defined hardware generators for Chisel Scala为Chisel定义了硬件生成器

MICROPROCESSORS AND MICROSYSTEMS

IF2.6

2025-09-01

OAAI

Schoeberl, Martin; Damsgaard, Hans Jakob; Pezzarossa, Luca; Keszocze, Oliver; Jellum, Erling Rennemo; Beamer, Scott

Lightweight AES Design for IoT Applications: Optimizations in FPGA and ASIC With DFA Countermeasure Strategies

IEEE ACCESS

IF3.6

2025-01-01

OAAI

Ahmed, Salman; Ahmad, Nabihah; Shah, Nasir Ali; Abro, Ghulam E. Mustafa; Wijayanto, Ardhi; Hirsi, Abdinasir; Altaf, Abdul Rehman