.png){kind=icon}
返回
Monolithically Stackable 1T1C 3-D DRAM: A Technical Survey
.png){kind=icon}
PRE
AI
DOI：10.1109/TED.2026.3659106.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
本文为理解单晶体管-单电容器（1T1C）3-D动态随机存取存储器（DRAM）的先进挑战与前景提供了框架。文章首先概述了2-D DRAM缩放的极限及对单片垂直集成的需求，随后考察了单元架构，比较了垂直位线（VBL）和水平位线（HBL）布局，并通过关态漏电、浮体诱导的寄生双极结型晶体管（BJT）激活以及字线（WL）电容耦合分析电荷损失机制。随后，本文回顾了访问晶体管设计及从硅到非晶半导体的通道材料选择，以及兼容的电容器几何结构和工艺集成问题。接着，本文扩展至阵列和外围架构选择，分析了WL/BL布线、选择器（SL）辅助感测，并比较了CMOS-near-array（CNA）、CMOS-under-array（CUA）和CMOS-bonded-array（CBA）等集成方案。该分析阐明了布线寄生参数、键合节距和热预算如何共同定义3-D DRAM的可扩展性极限。通过将器件物理、工艺集成和架构层次整合为一个统一框架，本研究为未来十年实用的单片3-D DRAM技术定义了技术路径。
Keyword:
3-D dynamic random access memory (DRAM)
CMOS-bonded-array (CBA)
high-aspect-ratio (HAR) process integration
期刊
IF:
3.2
论文数:
792
被引数:
3.7W
机构
引用论文
Lee, S.H.; Kim, S.J.; Lee, J.S.; Rhi, S.H. Thermal Issues Related to Hybrid Bonding of 3D-Stacked High Bandwidth Memory: A Comprehensive Review. Electronics 2025, 14, 2682. [Google Scholar] [CrossRef]Lee, S.H.; Kim, S.J.; Lee, J.S.; Rhi, S.H. 与3D堆叠高带宽内存的混合键合相关的热问题：一项综合综述。Electronics 2025, 14, 2682. [Google Scholar] [CrossRef].png)
IF0
PREAI
分享收藏Balancing Charge Loss and Carrier Mobility: A Multiscale Modeling Approach for Device Geometry Optimization of VS-DRAM Dual-Gate Access Transistors平衡电荷损失与载流子迁移率：一种用于VS-DRAM双栅极存取晶体管器件几何结构优化的多尺度建模方法
PREAI
分享收藏A High Density and Low Cost Staircase Scheme for 3D NAND Flash Memory: SDS(Stair Divided Scheme)
PREAI
分享收藏
查看更多内容