.png){kind=icon}
返回
SAP: Shared-Aware Prefetching for Reducing Inter-Chiplet Data Access Latency
.png){kind=icon}
PRE
AI
DOI：10.1109/LCA.2026.3658371.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
在多芯粒系统中，芯粒间共享数据传输构成了显著瓶颈，延长了内存访问的关键路径。在芯粒间一致性流量中，由于每个芯粒通常需要被动等待来自远程芯粒的数据，因此主动数据获取机制（如预取）对于预测芯粒间数据访问和降低延迟至关重要。然而，传统预取器无法明确处理芯粒间共享数据传输，忽视了潜在的预取机会。为克服这一局限性，我们提出了SAP（共享感知预取）机制，以最小化芯粒间数据访问延迟。通过将I/O芯粒转化为主动预取代理，SAP在需求请求到达前主动预取芯粒间共享数据，利用共享表跟踪最近的共享数据事件，并通过预取代理提前发起芯粒间数据传输。我们在基于芯粒的系统上的实验表明，与先前设计相比，SAP提高了系统吞吐量13.44%，并减少了执行时间12.33%。
Keyword:
Chiplets
Prefetching
Coherence
Probes
Vectors
Computer architecture
Indexes
Delays
Transforms
Throughput
Multi-chiplet
prefetch
shared-memory access
期刊
I
IF:
1.4
论文数:
42
被引数:
781
机构
引用论文
.png){kind=icon}
分享收藏Memory Performance of AMD EPYC Rome and Intel Cascade Lake SP Server ProcessorsAMD EPYC Rome和Intel Cascade Lake SP服务器处理器的内存性能
OAAI
OAAI分享收藏 没有更多内容
没有更多内容