.png){kind=icon}
返回
Single-Mask Embedded Trace Redistribution Layer Technology Using Grayscale Lithography
.png){kind=icon}
PRE
AI
DOI：10.1109/TCPMT.2025.3599484.png)
.png){kind=icon}
原文求助.png){kind=icon}
分享.png){kind=icon}
收藏
摘要
En 中文
本文提出了一种具有嵌入式引线结构的创新性再分布层（RDL）技术，旨在为有机中介层和2.5-D集成中的桥接芯片提供高密度互连。所提出的嵌入式引线RDL（ETR）采用灰度光刻技术，能够在单次光刻步骤中同时形成通孔和引线。该单掩膜工艺相比传统的双掩膜ETR方法降低了制造复杂性和成本，并且与先进封装中常用的I线步进机兼容。所提出的ETR成功演示了四层堆叠通孔，最小直径为1.5 μm，引线线/间距为2/1 μm，验证了其实现精细间距、多层互连的能力。引线宽度和介质厚度变化分别控制在平均值的7.5%和2.9%以内，关键尺寸均匀性在5%以内。在两个通孔之间制备了密集引线，并与传统的半加成工艺（SAP）基RDL进行比较，证实了所提出ETR的无焊盘通孔提升了互连密度。此外，ETR特有的圆角引线通过缓解电流拥挤现象来降低导体损耗，从而提高了信号传输带宽。这些效应共同提升了带宽密度，使所提出的ETR特别适用于先进的高速、高密度互连应用。最后，据我们所知，这是首次在ETR结构上进行电迁移（EM）测试，结果显示其平均失效时间（MTTF）相比SAP基RDL提升了34.2倍。
Keyword:
Lithography
Dielectrics
Fabrication
Routing
Bandwidth
Polymers
Gray-scale
Costs
Conductors
Silicon
Advanced packaging
embedded trace
grayscale lithography
high-density interconnect
redistribution layer (RDL)
期刊
IF:
3
论文数:
230
被引数:
8.0K
机构
引用论文
Substrate Silicon Wafer Integrated Fan-out Technology (S-SWIFT®) Packaging with Fine Pitch Embedded Trace RDL基板硅晶圆集成扇出技术（S-SWIFT®）封装与细间距嵌入式引线重布层
.png){kind=icon}
PREAI
分享收藏
分享收藏
查看更多内容